版权所有，倒卖必究，面试笔试辅导热线 V：Charis_3385

华为 2026 届校招数字芯片（新题库）第 1 套

友情提醒：参考答案仅供参考，可自行仔细排查！如不在版权方团队购买者，拒绝一切更新及解答服务！！！

单选题

1、与动态功耗无关的是 （）

A. 电容

B. 频率

C. 翻转率

D. 门限电压

参考答案：D

解析：a 是反转率，V 是电源电压，而不是门限电压 Vth。

A. 动态功耗和工作电压平方成正比 - 这是正确的。动态功耗是由电路中的充放电过程引起的，它与电源电压的平方成正比。具体来说，动态功耗可以用公式 $P_{dynamic} = \alpha \cdot C \cdot V^2 \cdot f$ 表示，其中 α 是活动因子，C 是电容，V 是电压，f 是频率。因此，降低电压可以有效减少动态功耗。

2、如下 Verilog 代码中，Z 延迟多少时间输出 A&B 的结果（）

```
`timescale 1ns/100ps
Module AndFunc(Z, A, B);
  output Z;
  input A, B;
  assign #5.207 Z = A & B;
endmodule
```

A. 5.21ns

B. 5.207ns

C. 5.2ns

D. 5ns

参考答案：C

3、在 CPU 流水线冲刷（flush）过程中，以下哪种操作可能导致流水线冲刷？

A. 访问内存

版权所有，倒卖必究，面试笔试辅导热线 V：Charis_3385

B. 执行操作码

C. 读取变量

D. 以上所有操作都可能导致流水线冲刷

参考答案：D

4、在 System Verilog 中，关于数组的描述正确的是

A. integer i1 与 logic signed [31:0] i1 意义相同

B. 如果一个非压缩数组被声明成有符号的，数组的单个元素可以是无符号的

C. 压缩数组和非压缩数组都可以由任何类型组成

D. 非压缩数组的元素不可以是一个压缩数组

参考答案：A

解析：如果一个非压缩数组被声明成有符号的，数组的单个元素也必然是有符号的，压缩数组的元素类型是受限的，非压缩数组的元素可以是压缩数组。

5、关于 verilog 语法中，赋值语句描述错误的是

A. 非阻塞赋值一般用作描述组合逻辑

B. 阻塞赋值使用 = 作为赋值符

C. 非阻塞赋值不会阻塞同一个顺序块中其后语句的执行

D. 非阻塞赋值使用 <= 作为赋值符

参考答案：A

解析：非阻塞赋值通常用于时序逻辑（如寄存器赋值），而阻塞赋值用于组合逻辑。

6、Verilog 中 8 位二进制补码 11110010，对应十进制多少？

A、-11

B、-12

C、-13

D、-14

参考答案：D

7、工艺角（Process Corner）通过 NMOS/PMOS 的速度组合来表征数字电路的性能范围，其中左下角的是？（）

A. SS


B. SF

C. FF

D. FS

参考答案：A

解析：SS、TT、FF 分别指的是左下角的 corner，中心、右上角的 corner。各种工艺角和极限温度条件下对电路进行仿真是决定成品率的基础。如果采用 5-corner model 会有 TT, FF, SS, FS, SF 5 个 corners。



8、reg signed [4:0] Val; Val = 8'shCF, 赋值后 Val 的值是多少？（）

A. 5’h1F

B. 5’hF

C. 8’hCD

D. -5’hF

参考答案：D

解析：

第一句表示 Val 是一个 5 位的有符号寄存器，当给它赋值时，赋值的宽度必须和目标寄存器的宽度一致，否则会截断或扩展。

8'shCF 是一个 8 位的十六进制数，表示为 11001111，截断截取最低的 5 位，即 01111，化成十六进制就是 5’hF, 但原数是负数，符号位保留，即：-5’hF。

9、关于数据依赖描述错误的是（）

A. 对代码的调度，可以由编译器完成，不能由硬件完成

B. 对代码进行调度是在不改变依赖的情况下避免冒险的主要方法

C. 可以保持依赖但避免冒险也可以通过转换代码来消除依赖

D. 数据依赖可能会限制我们能利用的指令级并行数

参考答案：A

解析：现代处理器硬件（如动态调度、乱序执行）也能在运行时进行调度。

10、关于电路综合中的 Latch.rpt 报告内容，哪些说法是不正确的（）

A. 时钟门控逻辑不允许出现 Latch

B. 功能综合出来的 latch 需要反馈给设计人员进行确认

C. 功能逻辑原则上禁止出现 Latch

D. DFT 电路为解决 hold 时序问题，可以使用部分 Latch，如 LOCKUP

参考答案：A

解析：时钟门控逻辑通常就是使用锁存器 latch 来实现的。

11、下面关于 Verilog 的运算式，错误的是（）

A. a&a = a

B. 0^1’bx = 1

C. a^~a = 1

D. 1’bx | 1 = 1

参考答案：B

12、在一个 SOC 数据通路中，DDR 的时钟为 300MHz，数据位宽为 16bit，4 通道，DDR 能够提供的理论最大带宽为（）

A. 9600MB/S

B. 2400MB/S

C. 1200MB/S

D. 4800MB/S

参考答案：D

解析：带宽=时钟频率×数据位宽×通道数×2（DDR 双倍速率）/8（转为 bit）=300MHZ×16bit×4×2/8=4800MB/S

13、一个采用先进工艺的样片，降温之后数字电路时序异常可能是什么问题（）

A. setup 问题

B. hold 问题

参考答案：A

14、Verilog 中，赋值时，赋值语句不允许任何别的语句执行，直到这句赋值完成

A、=

B、<=

C、==

D、<

参考答案：A

15、在 Verilog 语境中，哪一项对综合有益（）

A. 对同一个变量在不同的 always 块中多重赋值

B. 在同一 always 块中，混合使用阻塞赋值和非阻塞赋值

C. 显式定义 case 语句所有条件分支

D. 对组合逻辑使用非阻塞赋值，对时序逻辑使用阻塞赋值

参考答案：C

解析：

A、一个变量中多个 always 赋值会导致综合工具无法确定最终信号来源

B、混合使用会导致仿真与综合结果不一致

D、非阻塞赋值通常用于时序逻辑（如寄存器赋值），而阻塞赋值用于组合逻辑。

16、I^2C 总线的 stop 是如何产生的

A、SCL 电平为高，SDA 电平由低到高

B、SCL 电平为高，SDA 电平由高到低

C、SCL 电平为低，SDA 电平由低到高

D、SCL 电平为低，SDA 电平由高到低

参考答案：A

解析：I^2C 属于两线式串行总线，由飞利浦公司开发用于微控制器(MCU)和外围设备(从设备)进行通信的一种总线，属于一主多从(一个主设备(Master)，多个从设备(Slave))的总线结构，总线上的每个设备都有一个特定的设备地址，以区分同一 I^2C 总线上的其他设备。 物理 I^2C 接口有两根双向线，串行时钟线（SCL）和串行数据线（SDA）组成，可用于发送和接收数据，但是通信都是由主设备发起，从设备被动响应，实现数据的传输。

I^2C 总线协议无非就是几样东西：起始信号、停止信号、应答信号、以及数据有效性。

空闲状态：SCL 和 SDSA 接上拉电阻，默认高电平

从设备地址来区分总线上不同的从设备，一般会在最低位加上读/写信号，一般对应 0/1

起始 START 信号：起始信号由主设备发起，SCL 保持高电平，SDA 由高到低

停止 STOP 信号：也由主设备终止，SCL 为高，SDA 由低到高

数据有效性：I^2C 总线进行数据传送时，在 SCL 的每个时钟脉冲期间传输一个数据位，时钟信号 SCL 为高电平期间，数据线 SDA 上的数据必须保持稳定，只有在时钟线 SCL 上的信号为低电平期间，数据线 SDA 上的高电平或低电平状态才允许变化，因为当 SCL 是高电平时，数据线 SDA 的变化被规定为控制命令（START 或 STOP，也就是前面的起始信号和停止信号）。

应答信号：接收端收到有效数据后向对方响应的信号，发送端每发送一个字节(8 位)数据，

在第 9 个时钟周期释放数据线去接收对方的应答。 当 SDA 是低电平为有效应答(ACK)，表示对方接收成功； 当 SDA 是高电平为无效应答(NACK)，表示对方没有接收成功。

17、 System verilog 不支持，哪个（）

A. return

B. continue

C. break

D. goto

参考答案：D

18、哪种语言的抽象级别更高

A、System Verilog

B、Verilog

C、System C

D、VHDL

参考答案：C

解析：system C>sys Verilog>VHDL>Verilog

19、一个 D 触发器，其数据 Tsu=2ns，Tcq=3ns，Thd=1ns，则此 D 触发器可能的最高工作频率为:(Tsu 为数据相对时钟的建立时间，Thd 为数据相对时钟的保持时间，Tcq 为输出相对时钟的延迟)

A. 333MHz

B. 250MHz

C. 200MHz

D. 500MHz

参考答案：C

解析：

- T_u 是数据建立时间（Data Setup Time），即数据必须在时钟信号上升沿之前的最小时间。
- T_{cq} 是时钟到输出（Clock to Output）的时间，即时钟信号上升沿之后的最小时间，输出才稳定。
- T_{hd} 是时钟保持时间（Hold Time），即数据在时钟信号上升沿之后的保持时间。

最高工作频率 f_{max} 可以通过总的时钟周期 T_{cycle} 来计算，而 T_{cycle} 是 $T_u + T_{cq} + T_{hd}$ 的总和。但是，通常 T_{hd} 相对于 T_u 和 T_{cq} 来说较小，可以忽略，特别是在最高频率计算中。

因此，最高工作频率 f_{max} 可以近似为：

$$f_{max} = \frac{1}{T_u + T_{cq}}$$

给定的值为 $T_u = 2ns$ 和 $T_{cq} = 3ns$，所以：

$$T_{cycle} = T_u + T_{cq} = 2ns + 3ns = 5ns$$

$$f_{max} = \frac{1}{5ns} = 200MHz$$

20、常用的仲裁算法，不正确的是:（）

A. VirtualChannel

B. roundrobin

C. 固定优先级

D. LRU

参考答案：A

21、 Verilog 中，按位与运算是

A、&

B、&&

参考答案：A

22、verilog 语法中，reg[3:0]a;reg[4:0]b;则表达式 a+b 的位宽是（）

A. 5bit

B. 6bit

C. 4bit

D. 32bit

参考答案：B

解析：涉及乘加运算，位宽扩展
a 是 4bit，b 是 5bit，求 a+b 的位宽=max(a,b)+1bit=5+1=6bit
a 是 4bit，b 是 5bit，求 a*b 的位宽=a+b bit=4+5=9bit

23、提升数字电路频率可能的手段，不正确的是

A. 更换 cell 驱动

B. 升压

C. 设置更大的时钟 uncertainty

D. 更换 cell vt

参考答案：C

24、同步复位说法错误的是（）

A. 同步复位的电路逻辑可能产生毛刺，毛刺会作用于触发器产生误复位

B. 对时钟有依赖，难以对整芯片电路进行全局复位控制

C. 复位时间要足够长，至少为最大时钟周期+相关组合逻辑延迟

参考答案：A
解析：同步复位仅在时钟边沿有效，毛刺若未在时钟边沿附近出现，不会触发误复位。

25、 在 System Verilog 中，任务声明如下 task get (int a = 0, int b, int c = 2); 调用任务错误的是

A. get(, 2,3)

B. get(2,3)

C. get(1,2,3)

D. get(2)

参考答案：D

26、 Verilog 二元运算符优先级从高到低正确的是

A. ~ * & + ^

B. ~ * + & ^

C. ~ & * + ^

D. ^ ~ * + &

参考答案：B
解析：

版权所有，倒卖必究，面试笔试辅导热线 V：Charis_3385

操作符类型	符号	
连接及复制操作符	{}、{{}}	最高
一元操作符	！、~、&、|、^	↑
算术操作符	*、/、% +、-	优先级
逻辑移位操作符	<<、>>	
关系操作符	>、<、>=、<=	
相等操作符	==、===、!=、!==	
按位操作符	& ^、~^ |	最低
逻辑操作符	&& ||	
条件操作符	? :	

27、system verilog 使用什么接口来和 C 语言程序交互（）

A. PLI

B. VPI

C. API

D. DPI

参考答案：D

28、在使用 verilog 建模 star 时，如果 SRAM 深度为 128，位宽为 16 那么下面描述正确的是

A. SRAM 可以定义为:reg [127：0] sram [15：0]

B. SRAM 读写冲突时，必须读优先

C. SRAM 可定义为:reg [15：0] sram [127：0]

D. SRAM 读写冲突时，必须写优先

参考答案：C

29、电路设计中，关于竞争-冒险的描述，错误的是

A. 冒险的表征就是毛刺

B. 有冒险就一定会有竞争

C. 有竞争就一定会有冒险

D. 寄存器打拍可以消除毛刺

参考答案：C

解析:有冒险一定存在竞争，有竞争不一定存在冒险。

版权所有，倒卖必究，面试笔试辅导热线 V：Charis_3385

版权所有，倒卖必究，面试笔试辅导热线 V：Charis_3385

30、 UVM 中，哪个 phase 不属于 run_phase()

A. Shutdown_phase

B. Reset_phase

C. Main_phase

D. Build_phase

参考答案：D

31、下面哪些是多核调优的方向

A. 调度算法的均衡性和扩展性

B. 在任务框架的设计，通过优化消除管理开销

C. 任务的调度分配应该使每个核心的 IPC 都比较好

D. 以性能设计为核心，用好、喂饱 CPU 核

参考答案：ABC

32、决定流水线的性能平均指标的因素包含（）

A. 吞吐率

B. 流水线的加速比

C. 流水线的效率

D. 流水线的装入时间

参考答案：ABC

33、关于可靠性试验描述错误的是（）

A. 为了测试芯片长期退化性能，通常测试电压选择 process SPEC 电压的 2 倍

B. 逻辑设计缺陷通常不是可靠性试验的测试重点

C. 可靠性试验无法覆盖封装长期可靠性的情况

D. 1 小时的可靠性试验环境可以模拟芯片

参考答案：AD

34、处理器设计中，有哪几种数据冒险

A、结构冒险

B、数据冒险

C、控制冒险

参考答案：ABC

35、下面关于 always 语句的使用描述正确的是（ ）

版权所有，倒卖必究，面试笔试辅导热线 V：Charis_3385

A. 在组合 always 模块中使用阻塞赋值语句

B. 在时序 always 模块中使用非阻塞赋值语句

C. 避免在组合 always 模块中敏感信号列表中缺少信号

D. 避免敏感信号列表中出现冗余信号

参考答案：ABC

解析：组合逻辑是描述输入和输出关系的功能块，由于延时的原因，输出可能会有毛刺，为避免避免毛刺需要引入冗余逻辑。

36、代码覆盖率包括（）

A. 断言覆盖率

B. 行覆盖率

C. 条件覆盖率

D. 规格覆盖率

参考答案：BC

解析：

System Verilog：覆盖率 2 个大方面：代码覆盖率，功能覆盖率。

代码覆盖率主要包括：

（1）分支覆盖率；

针对 if…else、case 等分支语句，看代码中设计的分支是否都被测试到了。

针对 if（条件 1），只要条件 1 取 true 和 false 都执行过，则这个分支就完全覆盖了。

（2）语句覆盖率

语句覆盖率上不去时，可以查看未覆盖处的代码是测试用例的疏忽、冗余代码或是保护用途的代码，比如 case 的 default（如果出现此类，一般是 case 的条件已经全部列出，可以将最后一个条件改为 default）。

（3）翻转覆盖率

包括两态翻转（0/1）和三态翻转（0/1/Z），常用的是两态翻转。对于单比特信号而言，若仿真用例使得该信号从 0 到 1 和从 1 到 0 的翻转均发生，则认为这里的翻转覆盖率是全面的（100%）。

即使翻转覆盖率达到 100%，分支覆盖率和语句覆盖率也不一定达到 100%。

（4）条件覆盖率；

条件覆盖率可以看作是对分支覆盖率的补充。每一个分支条件表达式中，所有条件的覆盖。

（5）状态机覆盖率；

状态机覆盖率主要检查当前状态到下一个状态的跳转是否都跳转过。

功能覆盖率：

又称黑盒测试覆盖率，只关心功能，不关心具体的代码是如何实现的。如果想要统计功能覆盖率，需要在 SystemVerilog 编写的测试用例中添加覆盖组（需要根据功能写测试变量的覆盖率，工具按照覆盖率统计覆盖率），仿真器基于它来统计功能覆盖率。

实现方式主要分为覆盖点（coverage points）和断言（arrertion）。

版权所有，倒卖必究，面试笔试辅导热线 V：Charis_3385

37、下述属于 Verilog 系统函数的是（）

A. $bitstoreal

B. $error

C. $rtoi

D. $skew

参考答案：AC

38、关于 verilog 函数和任务描述正确的是（）

A. 递归函数每一次调用都有不同的地址空间

B. 可重入任务或递归函数使用关键字 automatic 进行定义

C. 函数至少要有一个输入变量

参考答案：AB

39、以下属于芯片封装的作用的是（）

A. 隔绝外界电气影响

B. 散热

C. 保护晶粒

D. 良好的机械强度

参考答案：ABCD

40、.以下说法正确的是：()

A. 建立时间是触发器，在时钟上升沿到来之后，其数据输入端数据必须保持不变的时间

B. 同步逻辑是时钟之间有固定的因果关系，异步逻辑是各时钟之间的没有固定的因果关系

C. FPGA 中可以综合实现为 RAM/ROM/CAM 的三种资源，是 BLOCK RAM，BRAM,LUT

D. Moore 状态机的输出仅与当前状态值有关，且只在时钟边沿到来时才会有状态变化

参考答案：BCD

版权所有，倒卖必究，面试笔试辅导热线 V：Charis_3385